日期：2015-02-10 来源：

　　美国Rambus技术总监（Technical Director）Steven Woo在2008年12月8日于东京都目黑雅叙园举行的“存储器系统研讨会”上发表了演讲，介绍了该公司推进的“Terabyte Bandwidth Initiative”的进展情况。这是在一个SoC与多个DRAM间实现1TB/s带宽的存储器系统技术，一部分将用于该公司的新一代DRAM规格“XDR 2”。

　　Woo表示微处理器、图形处理器和SoC多核化正在迅速发展，因此，存储器系统需要较此前更高的带宽和降低耗电量。

　　为了满足这种需求，Terabyte Bandwidth Initiative中使DRAM的Command/Address（C/A）线和数据线全部采用“Fully Differential Memory Architecture（FDMA）”技术的成对差动传输方式。此前的“XDR”中，C/A线没有采用差动传输方式。

　　FDMA利用了时钟频率为500MHz时，1对差动传输线可实现16Gbps数据通信的“32X Data Rate”技术。该技术结合C/A线采用的“FlexLink C/A”技术，可减少C/A线的数量，通过在减少的部分增加数据线数量，进一步提高了带宽。与DRAM通信的SoC端子数量有所限制的目前状态下，FDMA变得尤为重要。另外，Woo还介绍了通过减小差动传输线上信号的振幅来降低耗电量的技术。

　　Rambus计划利用上述关键技术于2010年之后推出XDR 2。XDR 2将利用时钟频率为800MHz时，1对差动传输线可传输12.8Gbps数据的“16X Data Rate”技术。届时，基于32根数据线的每个DRAM芯片将实现51.2GB/s的带宽。同时使用16个这样的芯片即可实现TB/s级的带宽。