日期：2009-12-02 来源：

   在旧金山召开的第46届自动化设计大会上，人们将注意力转向关于如何将摩尔定律扩展到下一个十年的讨论上来。PhilippeMagarshack，STM半导体中央CAD设计方案的总经理，根据他的说法，一个可行的解决方案是应用于复杂芯片系统的三维堆叠。

    三维堆叠和集成技术的概念并不是新出现的。事实上，三维堆叠已经被成功的证明，并且在嵌入式领域正在被商业化应用（例如，CPU核心的DRMA内存的堆叠）。来自YoLEDéveloppement的最近的三维集成电路报告显示，到2012年，三维集成电路的一些经过处理的晶圆将超过1000万台，部分原因是手机，无线和计算机应用。由于三维集成技术被给与了强烈的兴趣和发展集成技术所做的工作，这些预言看来都是合理的。当然，假定将会面临一些挑战。

    探索第三个维度

    很简单，3D集成包括堆叠集成电路和垂直地连接他们，使他们表现为一个单一的设备。因此，一个集成芯片仅仅是一个垂直连接的多层装置的堆叠。那么3D集成有什么大不了的地方呢？

    今天的半导体芯片在提高性能，同时降低它们的大小和可容纳大量的新功能方面，面临着极大的压力。这些因素在传统的二维芯片上聚集，导致了较长的互相连接。在系统芯片，较长的互相连接再转化为速度的降低和功耗的增加。

    3D集成的一个主要的好处就是它能减小互相连接的长度。另外，这提供了更高的晶体管的密度，更快的互连和异构技术的集成与潜在的低功耗，成本和更快的上市时间。MattNowak，高通CDMA技术部超大规模集成电路技术集团的工程主管，指出2008年的DAC发言中提到，三维方法“实现了极高的密度，使我们能够使用不同种类的技术并且减少了影响因素。关键在于，它使得能够使用新技术去建立新的体系结构，而这是现有技术所实现不了的。“

    关注最近的事态发展

    至此，在3D技术方面的大多数努力都集中在发展不同的制造技术，用于堆叠多层装置和形成垂直连接。通过与世界各地的学术界，工业组织和政府赞助的实验室合作，已经做了大量的工作。从这项研究中产生的关键技术之一，就是被称为TSV的下一代互连技术。TSV是一个垂直的电气连接，它完全通过硅片去生产多级芯片，这种芯片是一个成本，功能，性能和功耗的最优组合。通过使用TSV技术，3D集成电路能够在更小的体积上融入更多的功能，实现更短的电气路径，从而有更快的运行速度。

    其它的一些3D集成研究的进展最近在电子元件和技术大会上得到认可。美国桑迪亚国家实验室展示了TSV过程的细节，据说提供了一种低阻抗的金属，这种金属具有与硅相近的热膨胀系数，可以很容易的应用到集成电路的制造中。IMEC推出了一种新工艺，晶片键合（使用铜铜连接）的三维碳化硅技术和三维晶圆级封装可扩展TSV技术。TSV技术被设计用于3D结构中，在这种结构中，标准CMOS处理过程之后构建相互连接。

    SEMATECH联盟还注重关于TSV技术的3D研究，特别是实施。行业组织正在积极努力的汇集各个行业的合作伙伴-芯片制造商，设备和材料供应商，装配及包装服务公司，使三维TSV技术适用于大批量制造（图1）。

    相对于二维或三维的SoC系统级封装，三维使用这一技术提供了一个成本效益的方式来实现高密度和性能，同时还能够集成CMOS与非CMOS产品。SEMATECH联盟三维项目是根据成本建模，以保证产品既将可制造又你太昂贵。

    说明：所需的支持五金|工具！

    而正在进行的研究和开发对于3D集成的成功具有决定性的作用。从设计技术和方法来说，可能面临的巨大挑战之一是支持工具。没有工具，工程师们实际上没有有效的方式去开发技术的好处。支持工具对于3D集成来说是非常重要的，因为垂直的堆叠会使热变电阻增多，而且加重了温度问题，这会影响到系统的可靠性，性能和功耗泄漏。三维的使用也将大大使典型的设计流程复杂化。

    当然，关键在于为3D芯片的物理设计创造一个标准的设计环境和方法，它能支持各一系列不同的工具。将工具集中在一个地方，将使设计师们探索和做出构造决定更容易些，然后将这些决定分发到设计流程的下一个阶段。

    3D集成电路一体化正处于起步阶段，因此，现在开发的用于特殊用途的工具（比如，堆栈存储器）可能不适合以后的多种多样的集成。然而，有一些现在可用的工具已开始有新的发展，这些工具包括：

    三维路径搜索

    Javalin设计自动化。三维路径搜索为精确的性能/功耗/成本估计提供了准确详尽的三维流程，这可用于3D堆栈集成电路更快的设计开发和最优化。在与IMEC和高通的合作中开发的解决方案，扩大了Javalin的现有的路径搜索方法和j360硅的物理设计原型，以支持虚拟的芯片设计。

    图2：Javelin的3D路径搜索方案使设计者能够在仅仅几小时和几天内估计出遍及集成电路设计和制造过程的各种3D互连策略的影响。硅加工工程师能够使用它来调整系统结构说明中的技术。

    MAX-3D,R3Integrator,R3CAD,andR3Artist;R3Logic

    这些工具是在由美国国防高级研究计划局（DARPA）赞助启动的研究程序中的部分工作中开发的，它们使得3D集成电路分析和设计变为可能（图三）。MAX-3D是三维电路板设计工具，其技术文件包括堆叠过程，晶圆取向，连接材料的所有属性，电器/材料特性，并采用了二维制造设计套件。

    R3Integrator用于模具/插/与TSV技术的封装协同设计。R3CAD是一个用于3D设计研究和原型研究的基于JAVA,多平台的工具。R3Artist是一个嵌入是的3D布局编辑器。（图三）

    R3Logic目前正与ST半导体和CEA–Leti合作制定一个完整的三维设计流程，用于立异构系统设计和立体系统设计。

    图3.R3Artist具有功能单一和多晶片技术的特征，综合了材料性能数据库和实体模型提取，包括绝缘层。

    3DCACTI

    3DCACTI为一个给定数目的有源器件层估计缓存的最优的访问时间和功率耗散。根据估计，它搜索最优的配置，这个配置根据用于一定数目的不用的3D分区的成本函数，提供最佳的延迟，功耗和面积效率的权衡。

    3DMagic和PR3D，麻省理工学院

    3DMagic是一套将MAGIC应用于3D电路布局编辑和提取的综合布局的方法论，是加州大学伯克利开发的开源布局编辑器。PRD3是用于3D标准元件设计布局和布线工具。这两个工具是在麻省理工学院互连焦点中心研究项目开发的。麻省理工学院还开发了SysRel（系统级集成电路的可靠性），用于从电路设计水平的角度评估3D集成电路的互连可靠性。

    结论

    随着越来越大的传统的二维芯片设备的压力，三维一体化作为将更多的生命注入了摩尔定律的一种可行的手段，已经开始建立。当然它关系到现在行业的所有热键，即低功耗，低成本和缩短上市时间。确保这些利益以一种及时有效的方式实现将是一大挑战。三维专用设计工具和方法论将要面临这个挑战。同时，目前可用的工具和未来工具和方法的基础正在被行业组织，学术界，商业公司所采纳，它们将沿着确保3D一体化在未来的半导体行业起着关键性的作用的道路前进。